# ①特許出願公開

# 四公開特許公報(A) 昭61-236154

Mint Cl.4	識別記号	庁内整理番号	④公開	昭和61年(1986)10月21日	
H 01 L 27/06 27/08 27/10	1 0 3 1 0 2	6655-5F 6655-5F 6655-5F※審査請求	未請求	発明の数 1	(全10頁)

②特 願 昭60-76567

**20出 顧昭60(1985)4月12日** 

日立市久慈町4026番地 株式会社日立製作所日立研究所内 英 逄 田 池 四発 明 者 高崎市西横手町111番地 株式会社日立製作所高崎工場内 英 明 内 田 眀 者 73発 高崎市西横手町111番地 株式会社日立製作所高崎工場内 和徳 小野沢 者 明 勿発 小平市上水本町1450番地 株式会社日立製作所デバイス開 則 小 高 明 79発 発センタ内 小平市上水本町1450番地 株式会社日立製作所デバイス開 雄 展 丹 明 去 79発 発センタ内 日立市久慈町4026番地 株式会社日立製作所日立研究所内 平 ·石 79発明 者 東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 ⑪出 願 人 外1名 弁理士 小川 ②代 理 人

明細 種

# 発明の名称 半導体装置

### 特許請求の範囲

最終頁に続く

- 1. 半導体基板に一の導電型の振込層と、その上に同一導電型のウェルを形成し、このウェル内に 回路素子を形成してなる半導体装置であって、前 記埋込層の下側に逆の導電型でかつこの埋込層よ りも不純物濃度の低い逆導電型埋込層を形成した ことを特徴とする半導体装置。
- 2. P型シリコン基板上にP型堰込層とその上にP型ウェルを形成し、このP型ウェル内にN型MOSトランシスタを構成すると共に、前記P型埋込層の下側にN型個込層を形成してなる特許請求の範囲第1項記載の半導体装置。
- 3. 逆導電型埋込層に遊パイプス電圧を印加して なる特許請求の範囲第1項又は第2項記載の半導 体装置。

# 発明の評細な説明

#### 〔.技術分野〕

本発明は半導体装置に関し、特にN型MOSト

ランジスタをメモリセルとして構成した半導体記 貸装量に有効な技術に関するものである。

### [ 背景技術]

半導体記憶装置(メモリ装置)の一つとしてNMOS型トランジスタをメモリセルに使用するスタティック・ランダム・アクセス・メモリ(SRAM)が知られている。この技術は、NMOS型トランジスタの高集後化が可能な点が高速化が高速化に適している。しかし、近年のメモリ装置の大容量化により、メモリセルの微細化が進められ、メモリセル内で情報を保持するキャパシタの容量も小さくなり、メモリ装置はα銀や宇宙線による情報破壊、いわゆるソフトエラーに弱くなってきている。

ウェルが形成されておりかつこのウェルは通常不 純物濃度が低いために、MOSトランジスタのソ ース・ドレイン領域と握込借との間でパンチスル ーが生じ、MOSトランジスタの特性上有効では ない。

一方、本出版人らは、1枚の半導体基板上にパイポーラ型トランジスタとMOS型トランジスタをMOS型半導体装置、特にMOS型トランジスタをCMOS(相構型MOS) 構造としたBi - CMOS型半導体装置の実用化を進めている。

この本顧出顧人らの開発したBi - CMOS技術のデパイス構造の特徴は、P型半導体基板上にN型エピタキシャル層を有し、パイポーラ型トランジスタの形成領域にN型ウエルとN型組込層を有し、かつ、PMOS型トランジスタの形成領域下にはP型ウエル層とP型型込層を有したダブルウエル、ダブル組込型となっていることである。このような構成とすることにより、各業子の特性を向上させるとともに

を除去する。次にこのシリコンナイトライド膜をマスクとしてN型不純物を基板内に導入してN型 型込層を形成する。そしてさらにこの膜をマスクに監領域上に比較的厚い酸化膜を形成する。次に 残存しているシリコンナイトライド膜を除去し、 前記厚い酸化薬をマスクにP型不純物を導入して P型型込層を形成する。エピタキシャル層形成後 のN型ウエル、P型ウエルの形成も同様に行なう ことができる。

そこで、本顧出顧人らは、このBi - CMOS 技術を用い、メモリセルをNMOS型トランジス タで構成するSRAMについて、その耐α線強度 について検討した。

その結果メモリセルのN型MOSトランジスタは低不純物機度基板(5×1°0 14 / dl)に設けた P型組込間上に形成したP型ウェル内に形成しているが、このP型埋込層の不純物機度を所定値以上に増大することができないため、α線による情報破壊、いわゆるソフトエラーを有効に防止することができないことがわかった。即ち、P型埋込 寄生効果をも防止している。すなわち、パイポー ラ型トランジスタでは、コレクタ領域に寄生する コレクタシリーズ抵抗 rcs を低下させトランジス タの高速動作を可能にする。一方、MOS形成領 域においては、CMOS特有のラッチアップ現象 をN,P両根込屑を設けることで、この部分の抵 抗値を下げ寄生PNP、NPNトランジスタの増 幅率 h fe を低下させ、寄生サイリスタの発生を防 止する。さらにパイポーラ型トランジスタとMO S型トランジスタのアイソレーションは、P型ウ エル層とP型堰込層を使用しているため、特別の アイソレーション工程も必要としない。製造工程 も特徴的でP型型込油とN型埋込脂を一つのマス クを使用したセルフアラインで形成し、かつ、こ のマスクをP型ウエル層とN型ウエル層の形成時 にも使用し、マスク枚数を低減している。具体的 には下記の工程を経る。P型半導体基板上に薄い 表面像化膜とシリコンナイトライド膜を形成しゃ スクを用いて、シリコンナイトライド膜のPMO S型トランジスタ、アイソレーション各領域部分

圏の不純物濃度(現行~5×10 <sup>11</sup> cd)を増大すると、エピタキシャル層成長時における機込層が納めて、エピタキシャル層成長時における機込層が大きくなり、有効なエピタキシャル層の厚柔のでは、高されば埋込層上に形成するP型ウエルののに対したが成されると、ここに形成した別型のになる。そして、成した別型のでは、かけれる。特にしきい値電圧の安定の以上が大きななる。特にしきい値電圧の安定の以上は必要である。

このように、P型埋込層の不純物機度が抑制されることにより、シリコン基板に作用するα銀によって生成されたキャリアが埋込層、ウエルを通してN型MOSトランジスタのソース・ドレイン領域に到達し、記憶情報を消去する等のソフトエラーが生じることになる。また、このようなキャリアは2~4 μm の厚さに形成されたP型ウエル内でも発生することがある。

このため、特開昭 5 8 - 7 8 6 0 号公報には、 M O S トランジスタを構成する一の導電型ウエルの 下側に他の導電型の埋込層を形成することにより、 基板から M O S トランジスタへのキャリアの移動を阻止してソフトエラーの防止を図る試みが表立れているが、 この構成では埋込層の上側に接って ウエルが形成されておりかつこのウエルは通常で ムース・ドレイン 観波と 個人 B トランジスタのソース・ドレイン 観波と 埋込着 との間でパンテスルーが生じ、 M O S トランジスタの特性上およびソフトエラー対策上有効ではない。

#### [発明の目的]

本発明の目的は特にN型MOSトランジスタにおけるソフトエラーを有効に防止し得ると共に、 N型MOSトランジスタにおけるしきい値電圧の 安定化等の特性の向上を図ることのできる半導体 装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

タQァを構成している。また、前記N型埋込層 2 やN型ウエル 3 のアイソレーションとして比較的 に不純物機度の高いP型塩込層 4 を形成しかつそ の上にP型ウエル 5 を形成し、メモリセルを構成 するN型MO 8トランジスタQ<sub>N</sub> をこのP型ウエ ル 5 内に形成している。

#### [発明の概要]

本顔において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
すなわち、MOSトランジスタを形成するウエ
ルおよびその下側に散けた同一導電型埋込層の下
側に、これよりも不純物漫度の低い逆導電型の埋
込層を形成することにより、逆導電型埋込層のパリア作用によって遊板からMOSトランジスタへのキャリアの移動を阻止してソフトエラーの防止を図る一方で、この逆導電型埋込層とMOSトランジスタとの間の高い微度の埋込層の存在によって両者間でのパンチスルーを防止してMOSトランジスタの特性の向上を図ることができる。

#### ( 実施例1 )

第1図は本発明をBi-CMOS (パイポーラ・相補型MOS混合) 型半導体装置、特にSRAM に適用した実施例である。P型シリコン基板1内に比較的に不純物護度の高いN型埋込層2を形成してその上にN型ウエル3を形成し、ここにパイポーラトランジスタQg やP型MOSトランジス

たお、逆導電型のN型埋込層 1 3 はP型埋込層 4 の全領域下にわたって形成する必要はなく、少なくともメモリセルとしてのN型MOSトランジスタQN 下側に形成すればよい。

図中、16はエピタキシャル層、17はゲート SiOg 膜、15は素子間分離用のシリコン酸化膜 であり、上層の絶縁膜や配線膜の図示は省略して

以上の構成によれば、α級の作用によってシリコン基板1内にエレクトロンやホール等のキャリアが発生しても、P型埋込屋4やこの下に設けた逆導電型のN型埋込屋13の作用によってエレクトロンやホールはP型ウエル5ないしN型MOSトランジスタQNへ向っての移動が阻止され、メモリセルとしてのN型MOSトランジスタQNにおける配賃情報の消去等のいわゆるソフトエラーを防止することができる。特にN型埋込庫13に

よるキャリアの阻止作用は、N型機込居13を逆パイアスに維持していることから大なる効果を得ることができるが、逆パイアスを印加せずにN型機込居13をフローティング(0V)状態としても十分な効果を得ることができる。実験によれば、N型機込居13を有しない場合に比較して耐α線、放度を3桁以上、また通常のCMOS半導体装置に比べて1桁以上向上することができた。

一方、前記N型埋込層13はP型埋込層4よりも低級度に保っていることから、N型埋込層13とN型MOSトランジスタ(N型ソース・ドレイン領域12)QN間でのパンチスルーの発生を抑止することができ、N型MOSトランジスタQNの信頼性(記憶保持性)を助長する。

また、このようにN型MOSトランジスタQ<sub>N</sub>を形成するP型ウエル5下にP型塩込暦4を有する構成では、従来のCMOS半導体装置、特に前述の特開昭58-7860号公報に記載のような半導体装置に比較してP型ウエルを浅く形成でき、これによりP型ウエル5内において生じるキャリ

**埋込暦2 a は前記低漫度のN型埋込暦 1 3 と重なるように形成する。** 

しかる上で、同図ののように表面を酸化してN型埋込層2の表面に厚いSiO。膜24を形成し、Si,N。膜23を除去した様にこのSiO。膜24をマスクとしてポロン(B)50KeV、3×10<sup>13</sup>/cdでイオン打込みし、イオン打込み層25を形成する。そして、これを1000で,15分で熱処理することにより、同図四のように前配N型埋込層2間に高濃度のP型埋込層4を形成する。このとき、P型埋込層4の一部は前記低設度のN型埋込層13上に形成されることになる。

次に、同図(F)のように、シリコン基板 1 上にエピタキシャル層 1 6 を成長させる。このとき、前記 N 型、P 型の各地込居 2 、4 はオートドーピングによるわき上がりによってその厚さが上方に増大される。そして、同図のように表面に SiO. 膜2 6 と Si。N、膜2 7 を形成し、Si。N、膜2 7 をパターニングした上でりん (P) を 1 2 5 Ke V: 3 × 1 0 11 / ぱでイオン打込み旧

Section 5

アを低減してソフトエラー防止効果をさらに向上 することもできる。

次に、前記実施例装置の製造方法を第'3 図(A)~ (I)を用いて説明する。

先ず、第3図(A)のように、P型シリコン基板1の表面にSiO。膜20を形成し、その上にフォトレジスト膜21を形成してこれをパターニングし、メモリセルとしてのN型MOSトランジスタ形成部位を開口する。そして、りん(P)を100KeV、1×10<sup>13</sup> / dでイオン打込みしてイオン打込層22を形成する。そして、これを1200でで約4時間の熱処理を施すことにより、同図(B)のように低濃度のN型埋込層13を約4μmの深さに形成する。

次いで、SinN。膜23を形成し、これを同図 口のようにSiO。膜20と共にフォトリングラフィ技術によりパターニングする。その上に図外の Sb.O。膜を堆積しかつこれを基板表面に拡散す ることにより前記N型組込着13よりも高濃度の N型埋込着2を形成する。このとき、一部のN型

28を形成する。そして、これを熱処理して同図 (3のようにN型ウエル3、3aを形成すると共に 表面に厚いSiO。膜29を形成し、Si,N。膜 27を除去した後にこのSiO。膜29をマスクと してポロン(B)を60KeV,8×10<sup>11</sup>/cdで イオン打込みしてイオン打込備30を形成する。 その後、熱処理することにより、同図例のように P型ウエル5を形成する。

次に、同図(I)のように、素子間分離用のSiO。 膜15をLOCOS法等により形成し、ゲート SiO。膜17、ゲート9、11を通常の方法により形成する。

更に、表面にフォトレジスト膜31をパターン形成した上で、前配N型ウエル3,3aの一部にりん(P)を60KeV,5×10<sup>18</sup> / cdでイオン打込みしかつこれを活性化することにより、N型ウエル3にはN型コレクタ層6を形成し、N型ウエル3αにはN型埋込層4の一部4aを介して低濃度N型埋込層13に接続されるN型コンタクト層14を形成する。

以下、P型ペース借 7 , P型ソース・ドレイン 領域 1 0 , N型ソース・ドレイン領域 1 2 , N型 エミッタ暦 8 更に図外の絶縁膜や上層配線を通常 の方法によって形成することにより、第1 図に示 した Bi - CMO S 半導体装置を構成することが でまる。

本製造方法によれば、最初にメモリセル位置に低濃度のN型担込層13を形成しておけば、これまでのBi-CMOS半導体装置と全く同一の工程で製造することができる。但し、高濃度のN型型込層2の形成時およびN型コレクタ層6の形成時には、N型担込層2a,N型コンタクト14を形成するために若干のマスク変更は必要である。しかしながら、逆バイアスを印加しない場合にはこれも不要である。

上記実施例ではP + 型担込層 4 の下にN - 型塩 込膳 1 3 をりんを 1 × 1 0 <sup>13</sup> / od 導入することに より形成したが、第 2 図で点線で示すようにこの 不純物機度より機い N + 型埋込層をアンテモン (Sb)で形成しても同様な効果が得られる。 第 4

### 〔実施例2〕

次に、第5図,第6図,第7図を用いて他の一 実施例について示す。

第5図(D) , 第6図 , 第7図はN型基板21を用いたソフトエラーに強いBi - CMOS構造を示す。

これらの構造の特徴は高電位(Vcc=5V)の基板41を用いて、メモリセルを構成するNMOSトランジスタQN下には接地電位(0V)に接続されたP型ウエル5とP型埋込層4又はP型層43,44を設け、基板に発生した電子をボテンシャル障壁(φ=φbi+φVcc > 5.6 V)によりP型のエル4内への進入を阻止することにある。さらボーラトランジスタQNのN型埋込層2下にも、P型層42,43,44が逆パイナスされている、P型層42,43,44が逆パイナスされている、P型層42,43,44が逆パイナスされている、P型層42,43,44が逆パイナスされている、P型層42,43,44が逆パイナスされている、P型層42,43,44が逆パイナスとれている、P型層42,43,44が逆パイナスとれている。
は、Cの素子のカーに対し、説明は略す。

以下、第5図00の製造工程の摂剤を第5図以~

. .

図は、NMOSトランジスタ下に上記N<sup>-</sup>(N<sup>+</sup>)型埋込層を有するメモリセル部分の各層におけるコンダクション・パンド(C・B),フェルミ・エネルギー(E<sub>F</sub>),パレンス・パンド(V・B)のエネルギー順位を相対的に示したものである。エネルギー障壁をはN<sup>+</sup>(N<sup>-</sup>)埋込層とP<sup>+</sup>型埋込層との単位障壁をbi~1.1 Vと電源電圧をVcc~5 Vの和 6.1 Vと大きくなり、基板に発生したキャリアをN<sup>+</sup>(N<sup>-</sup>)埋込層で完全にカットし、NMOSトランジスタで構成されるメモリセル部には入らない。

上記ではP型基板の場合について説明したが、N型基板を使用する時には、導電型をすべて逆にすれば、上記と同様な効果が得られる。この時にはNMOSトランジスタ下にはP-型のウエルとP+型塊込膚、PMOSトランジスタ下にはN-型ウエル,N+型塊込層。P+型埋込脂が形成される。各層に印加される電位も逆になり、N型基板,N-型ウエルには電源電位 Vcc が、P+型埋込層には接地電位 Vas が印加される。

# (B)を用いて説明する。

先す、第5図(A)のように、N型シリコン単結晶 基板41の表面にSiO、膜20を形成し、その上 に、選択的にSi。N。膜23を形成する。この膜 の開口部はPMOSトランジスタQp,パイポー ラトランジスタQa形成領域下にあたる。そして、 上記SiaN。膜23をイオンインプランテーショ ンのマスクとして用いて基板41内に導入し、熱 拡散してP型層41を形成する。

次に、第5図四に示すように、このSi,N。膜23を再びイオンインプランテーションのマスクとして再度用い、N型埋込層4を形成する。

次に、熱酸化を行ない、前配閉口部に他より膜 厚の厚いSiO。膜24を成長させた後Si。N。膜 23をとりのぞき、前記SiO。膜24をマスクに 用いて第5図(C)に示すようにP型埋込膚5を形成 する。

との後は、 P 型エピタキシャル機を成長させ、 前記実施例 1 と同様に N 型ウエル 3 . P 型ウエル 5 等を形成していく。そして第 5 図のに示される 構成の半導体素子が形成される。

上記P型層41,N型埋込屑4の形成工程は、 同一のマスクで行なっているため、P型不純物を 深く、N型不純物を浅く基板41にイオン打込み して、同一の熱処理で拡散させてもよい。との様 にすると工程が簡単化される。

解 6 図に示される構成は、N型基板 4 1 主面全面にP型層 4 2 をイオン打込み、デポジションにより一旦形成し、その後、基板 4 1 表面に SiO。 譲を形成した後、実施例 1 と同様にN型埋込層 2。 P型機込層 5 等を順次形成して完成する。

第7図に示される構成は、N型基板41主面全域に深くP型層44を形成し、その後、N型組込 層2を形成し、エピタキシャル成長させた後、前 記実施偶1の様にN型ウエル3,P型ウエル5等 を順次形成していくことに完成する。

とのように、第5図の,第6図,第7図のBi -CMOS構成の半導体装置を形成すれば、NM OSトランジスタQ<sub>N</sub>, PMOSトランジスタ Q<sub>P</sub>, パイポーラトランジスタQ<sub>n</sub> はソフトエラ

ウエルの深さを特性上支障のない程度に浅くでき、 これによりウエル内でのキャリアの発生を低減で きる。

以上本発明者によってなされた発明を実施例に もとづき具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも ない。

#### 「利用分野」

以上の説明では主として本発明によってなされた発明をその背景となった利用分野であるBi-CMOS構造のS-RAMに適用した場合について説明したが、それに限定されるものではなく、D-RAMやBi-MOS型半導体装置、更にはCMOS装置等にも適用できる。

# 図面の簡単な説明

第1図は本発明の一実施例装置の断面図、

第2回は不純物濃度分布図、

第3図(A)~(I)は製造工程を示す断面図、

第4図は本発明のエネルギー単位図。

ーに対して強い構造が待られる。

#### 〔効果〕

- (1) メモリセルとしてのN型MOSトランジスタを形成するP型ウエル、P型塩込度の下に逆導電型であるN型の埋込層を形成しているので、従来基板からMOSトランジスタに到達していたキャリアをこのN型埋込層によって阻止することができ、これによりソフトエラーの原因となる耐α融強度を向上することができる。
- (2) P型組込層の下側に設けたN型組込磨の不純 物濃度をP型埋込層よりも低くしているので、N 型埋込層とN型MOSトランジスタとの間のパン チスルーの発生を防止でき、特性の向上に有効で セス
- (3) N型担込層を基板に対して逆パイアスに電圧 印加することにより、基板に生じたキャリアの阻 止作用を質に向上することができる。
- (4) メモリセルとしてのN型MOSトランジスタをP型ウエル、P型埋込層上に形成しているので、通常のウエルを用いたCMOS構造に対してP型

## (A)~(D)

面図、

第 5 図は本発明の他の一実施例装置の断面図、 第 6 図は本発明のさらに他の一実施例装置の断


第7回は本発明のさらに他の一実施例装置の断面図である。

1 … P型シリコン基板、2,2 a … (高級度) N型埋込槽、3,3 a … N型ウエル、4 … P型堰込備、5 … P型ウエル、6 … N型コレクタ暦、7 … P型ペース層、8 … N型エミッタ層、9 … ゲート、10 … P型ソース・ドレイン領域、11 … ゲート、12 … N型ソース・ドレイン領域、13 … (低級度) N型埋込備、14 … N型コンタクト 構、15 … 業子分離用 SiO2、16 … エピタキシャル層、Q a … パイポーラトランジスタ、Q p … P型MOSトランジスタ、(メモリセル) a


代理人 弁理士 小川 勝 男 (











# **病 2 図**


















-266-


**X** 4


က


無


第 5 図












sat 7 図



第1頁の続き。

@Int\_Cl\_4

識別記号

庁内整理番号

H 01 L 29/72

8526-5F

砂発 明 者 渡 辺 萩 上 砂発 明 者

己

日立市久慈町4026番地 株式会社日立製作所日立研究所内

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内